Zone des développeurs Intel®:
Coprocesseur Intel® Xeon Phi™

Productivité grâce à l’innovation architecturale associée à des logiciels familiers. Coprocesseur Intel® Xeon Phi™ :

  • Étend la prise en charge matérielle à un plus haut degré de parallélisme avec des économies d’énergie
  • Utilise des modèles de programmation familiers et normalisés pour préserver les investissements
  • Partage la programmation parallèle avec un processeur d’utilisation générale
Avant de vous lancer
Le coprocesseur Intel® Xeon Phi™ est-il adapté à vos besoins ?
Architecture du coprocesseur Intel® Xeon Phi™
Guides et manuels
Guide de démarrage rapide des développeurs sur le coprocesseur Intel® Xeon Phi™
Guide d’administration système
Manuel de référence de l’architecture du jeu d’instructions du coprocesseur Intel® Xeon Phi™

Les outils prennent en charge les processeurs ainsi que les coprocesseurs Intel Xeon Phi.

Cela permet d’utiliser les mêmes modèles et outils pour les deux, ce qui préserve les investissements en logiciels et formations.

Pilotes logiciels : Intel® Manycore Platform Software Stack (Intel® MPSS)
Produits Intel® de développement de logiciels
Guides de référence, création de packages et assistance
Outils et bibliothèques Intel et tiers
Guide des développeurs de logiciels pour le coprocesseur Intel® Xeon Phi™

La programmation parallèle fait partie de l’évolution vers l’avenir. Les processeurs et coprocesseurs Intel offrent une méthode convergée vous permettant d’utiliser des modèles et outils de programmation communs.

  • Modèles de programmation parallèle basés sur des normes adaptés à la programmation d’aujourd’hui et de demain
  • Utilisez des flux de travail de développement et une base de code établis pour vous préparer à l’avenir
  • Les techniques sont bénéfiques pour les processeurs et les coprocesseurs, ce qui préserve les investissements passés et à venir.
Programmation pour les produits multicœurs et à nombreux cœurs

Développement

Guide des développeurs de logiciels pour le coprocesseur Intel® Xeon Phi™

Créer des applications natives

Programmation et compilation

Aide-mémoire : directives et fonctions

Fonction de délestage automatique de la bibliothèque Intel® Math Kernel Library

Utilisation d’Intel® MPI

Utilisation des extensions OpenMP*

Conception et programmation OpenCL*

Interface binaire système ou d’application

Différences d’arithmétique en virgule flottante

Reproductibilité d’une exécution à l’autre

Débogage

Présentation du débogueur

Débogage de ligne de commande

Optimisation

Optimisation – 1ère partie : Essentiels

Optimisation – 2ème partie : Événements matériels

Unités de surveillance des performances

Vidéos d’ateliers pour développeurs de logiciels

Un guide technique de l’environnement de développement de logiciels pour le coprocesseur Intel® Xeon Phi™

Nom/Description Langage de programmation Niveau d’expérience de l’utilisateur

BeginningSlides_ExtractedCode.zip
Exemples extraits de diapos de l’Atelier d’initiation au coprocesseur Intel® Xeon Phi™, y compris des traductions Fortran.

C++, Fortran Débutant

BeginningLabs_FortranVersion.zip
Exercices de laboratoire pour l’Atelier d’initiation au coprocesseur Intel® Xeon Phi™ – Version Fortran.

Fortran Débutant

BeginningLabs_CVersion.zip
Exercices de laboratoire pour l’Atelier d’initiation au coprocesseur Intel® Xeon Phi™ – Version C++.

C/C++ Débutant

Laboratoires d’ateliers avancés
Laboratoires couvrant des concepts plus avancés, comme Intel® MKL, Intel® MPI, le débogage, l’optimisation de la mémoire, le réglage et la vectorisation.

C/C++, Fortran Avancé

Importance de la vectorisation (exemple Fortran)
Pour obtenir de bonnes performances de l’architecture Intel® MIC (Intel® Many Integrated Core) et des systèmes équipés de coprocesseurs Intel® Xeon Phi™, les applications doivent tirer parti des registres SIMD 16 voies et du traitement à nombreux cœurs.

Fortran Avancé

Les nombreux visages du parallélisme
Ce laboratoire contient de nombreux exemples (sommes de Riemann, SGEMM, Fibonacci, Qsort, décomposition de Cholesky, algorithmes, ensemble de Mandelbrot) décrivant en détails les étapes nécessaires au passage d’un problème série à une solution parallèle exécutée sur un coprocesseur Intel® Xeon Phi™.

C/C++ Avancé

Exemples XE pour Intel® SDK for OpenCL* Applications

OpenCL Débutant, intermédiaire

Derniers messages

25-avr-2013
8:47 AM PDT
Cross-compilation for Intel® Xeon Phi™ Coprocessor with CMake
By Dmitri Mishura ...0
Cross-compilation for Intel® Xeon Phi™ Coprocessor with CMake CMake is a cross-platform, open-source build system. A special file named “toolchain” is required for cross-compilation, and this file should define all tools (compiler . . .
05-avr-2013
11:36 AM PDT
Is Intel(R) Xeon Phi(tm) Coprocessor right for you?
By BELINDA L. (Intel)0
Find out more about the Intel® Xeon Phi™ coprocessor and what it can do for the applications that you develop.  The following documents explain how you can quickly or more extensively evaluate whether your application is best served by continuing to develop on Intel® Xeon processors or if . . .
04-avr-2013
2:59 PM PDT
Which systems support the Intel® Xeon Phi™ coprocessor?
By Eric Gardner (Intel)1
The Intel® Xeon Phi™ coprocessor is more capable than a basic GPU accelerator, and has unique system requirements. For the best experience, we recommend a supported system from one of our many OEM partners: . . .
01-avr-2013
2:45 PM PDT
Intel Software Tools Spring Technical Webinar Series
By Admin0
This free webinar series presents tools, tips, and techniques that will help sharpen your development skills on developing and improving your high performance compute applications for multicore and manycore on Intel® Xeon® processors and Intel® Xeon Phi™ coprocessors. Expert technical teams at . . .

Pages

S’abonner à
Wei W.ven, Mai 17th 2013 - 14:07
question about caches in mic9
From the online resources, each core has a 512K L2 cache, can they shall the L2 caches? My program is cache sensetive, so I really have to deal with cache very carefully, more cache reuse is better.  My case is: I have 2 tasks, each task stay in a core. Let's say, T1(task 1) stays in core 1, and T2 ...
robert-reed (Intel)jeu, Mai 16th 2013 - 18:13
Troubleshooting VTune Amplifier collection issues0
Has your attempt to install and use VTune Amplifier XE been side-tracked by errors such as the following? “Error Connecting to MIC card.”     Normally the regular installation of VTune Amplifier XE, when performed on a host that includes an Intel Xeon Phi coprocessor, will automatically perform the ...
Peng Z.jeu, Mai 16th 2013 - 11:06
Stability issues for the Xeon Phi card?2
I have been trying to get the Intel Xeon Phi card to run in my Intel s2600gz server (with an external power supply if you are wondering). I have gotten the card to run under both Ubuntu 12.04 and Centos 6.4. The card was able to boot and I was able to do some initial benchmarking. Unfortunately, ...
Teodor P.mer, Mai 15th 2013 - 11:12
icpc generates vector instructions for normal C++ and causes crashes4
Hi, I'm trying to port our large application to run natively on the Xeon Phi card. I've compiled it but there are some problems and I think the problems are related to the compiler and that it generates bad code. The compiler I'm using is: $ icpc -V Intel(R) C++ Intel(R) 64 Compiler XE for ...

Pages

S’abonner à Forums
An Overview of Programming for Intel® Xeon® processors and Intel® Xeon Phi™ coprocessors
By James Reinders ...Posted Novembre 14th 20123
I have written a paper to explain programming for the Intel Xeon Phi coprocessor. The part that may surprise you is this: it's a paper focused on just doing parallel programming. Understanding how to restructure to expose more parallelism is critically important to enable the best performance on ...
Experiences in developing Seismic Imaging code for Intel® Xeon Phi™ Coprocessor
By Leonardo Borges...Posted Novembre 12th 20120
The purpose of this blog (from: Phil Thierry and Leo Borges - part of the Intel SSG Energy Engineering Team and covering Oil and Gas technical activities ) is to start a discussion about implementation for 3D seismic wave propagation and. more specifically, for the Reverse Time Migration (RTM) ...
A Parallel Programming training opportunity (Xeon processors and Xeon Phi coprocessors)
By James Reinders ...Posted Novembre 12th 20120
SC12 is underway, and the opening gala is tonight.  Drop by our booth at the opening (7pm) and check out our amazing space and see what new things we have to share! You may also visit Colfax's booth to learn about some work they are doing on Parallel Programming.  I understand they'll have classes ...
Salt Lake City... SC12... Join us in Intel booth (#2601) for interesting talks! Ask me about new books...
By James Reinders ...Posted Novembre 9th 20120
I hope you can join us at SC’12 in Intel booth #2601. I'm looking forward to seeing many of you again at SC’12 this year. We’re kicking off the show at the Grand Opening Gala at 7:00p.m. where we’ll ...

Pages

S’abonner à