Espaço do desenvolvedor Intel®:
Servidor

Os processadores Intel® Xeon® oferecem:

  • Até 32 cores (núcleos) por sistema, que aumentam o desempenho através de threading do código e do uso de bibliotecas com thread prévio
  • Intel® AVX, que fornece até duas vezes mais desempenho em aplicativos que fazem uso intensivo de pontos flutuantes, como os aplicativos financeiros, científicos e de criação de mídia
  • Chamadas do conjunto de instruções Intel® AES-NI, que aceleram a criptografia de dados em aplicativos de mídia, segurança e data center
  • Intel® Node Manager e Intel® Data Center Manager, que permitem implementar seu aplicativo para que os gerentes de TI controlem melhor o consumo de energia

Guia Intel para o desenvolvimento de aplicativos multithread
Desenvolvimento eficiente de aplicativos multithreaded para melhorar o desempenho de multithread.

Instruções Intel® Advanced Encryption Standard (AES-NI)
Saiba sobre as seis novas instruções que tornam a criptografia de dados mais rápida e mais segura.

Uso do AVX sem escrever código AVX
Opções para integrar mais facilmente o Intel® AVX nos seus aplicativos.

Kit de referência do programador do Intel® Node Manager
Tecnologia de gerenciamento de servidores para monitorar e controlar os comportamentos térmico e de energia.

Crie aplicativos de alta qualidade, e diminua o tempo e o esforço de desenvolvimento, ajuste e teste.

Um guia conciso para as ferramentas de programação paralela para os processadores Intel® Xeon®
Escolha as ferramentas e os modelos de programação certos para aumentar o desempenho do seu aplicativo.

Baixar o SDK Intel® OpenCL
O primeiro padrão aberto e isento de royalties para programação paralela de aplicação geral.

O Parallel Studio XE 2013 já chegou
Poderosas ferramentas para tirar o máximo proveito de clusters e super computadores.

Opções de compiladores Intel® para o Intel® SSE e o Intel® AVX
Saiba sobre as três principais opções de otimização especificas do processador

Otimize, paralelize e vetorize o seu código hoje mesmo.

Planejamento para otimização paralela
Crie um plano de ação para um grande aumento de desempenho.

Teste de programas paralelos
Introdução às metodologias de teste de software paralelo.

Tecnologia Hyper-Threading Intel®: Suas dúvidas respondidas
Saiba mais sobre este recurso de desempenho com os processadores Intel® Core™ i7 e os processadores Xeon® série 5500.

Evitar as penalidades de transição de AVX-SSE
Como evitar problemas durante o uso do Intel® AVX.

Enumeração da topologia de processadores com a arquitetura Intel® 64
Algoritmo para plataformas de soquete único ou de múltiplos soquetes usando processadores Intel 64 e IA-32.

Intel® Performance Counter Monitor - Uma forma melhor de medir a utilização da CPU
Rotinas e utilitários de amostra em C++ para ajudar a obter um significativo aumento de desempenho.

Conjunto de instruções Intel® Advanced Encryption Standard (AES) - Rev. 3.01
Instruções para criptografia e descriptografia de dados fáceis e seguras.

Saiba mais sobre as plataformas que suportam data centers, nuvem e computação de alto desempenho

Computação de alto desempenho (HPC)
As novas soluções de HPC da Intel oferecem desempenho inteligente para atender aos desafios mais complexos de HPC da atualidade.

Design de data center para computação em nuvem
Descubra a visão de futuro da Intel da computação em nuvem, assim como as tecnologias que podem torná-la realidade.

Processadores Intel® Xeon®
Os servidores da Intel oferecem desempenho aprimorado e com eficiência energética para aplicativos de negócios com uso intensivo de dados.

Intel® Cluster Ready
Adicione ainda mais poder aos seus aplicativos de computação de alto desempenho (HPC - high-performance computing).

29-mar-2013
11:26 AM PDT
Is the Intel® Xeon Phi™ coprocessor right for me?
By Eric Gardner (Intel)0
Download Article Download Is the Intel® Xeon Phi™ coprocessor right for me? [PDF 383KB] If you are reading  this article, you likely want to find out more about the Intel® Xeon Phi™ coprocessor and what . . .
29-mar-2013
10:31 AM PDT
Migrating Server Workloads to Red Hat Enterprise Virtualization on Intel® Xeon® Processor 2600-based Servers for Performance and Cost Improvements
By ROBERT M.0
Continued enhancements to Intel platforms and KVM-based Red Hat Enterprise Virtualization make platform refresh an attractive proposition. Independent testing commissioned by Intel and Red Hat demonstrates that open virtualization on refreshed servers, servers 2 years old or more, enables . . .
26-mar-2013
9:27 AM PDT

Páginas

Assine o
The Intel® Xeon Phi™ coprocessor: What is it and why should I care? Part 0: Introduction
By Taylor Kidd (Intel)Posted Março 18th 20130
PART 0: “Introduction” Believe it or not, this small series of 4 blogs (including this introduction) started off as a movie script. Yes, I admit to this being a little bit of an exaggeration. The “movie” will ultimately consist of two 10-minute short videos. After having struggled with writing ...
Meshcentral.com - Server Update
By ylian-saint-hil...Posted Março 15th 20130
Hi all! It's been a while since I last blogged. So, yesterday I updated the server machine that runs Meshcentral.com. I swapped the 2 hard disks for two RAID1 600G SSD's. I also updated the ...
RTFB Episode 12 with Belinda Liviero: Introducing the Intel(R) Many Integrated Core Architecture Developer Community
By Gael Hofemeier ...Posted Março 11th 20130
Welcome to the RTFB (Reaching Technology From Blogs) Episode 12 Blog. Guests on RTFB are given an opportunity to talk about and promote their blogs.  Belinda Liviero joins us to talk about the newly formed Developer Community for Intel(r) ...

Páginas

Assine o
BlueSkyqui, Março 28th 2013 - 8:41
OpenMP Threadpooling Implementation for Nested Parallelism 4
Hi,  The GNU implementation seems to use pooled threads only for non-nested parallel regions. Does anyone know if the Intel OMP implementation uses thread pooling when a nested parallel construct is encountered ?  Thanks 
Samuel M.seg, Março 25th 2013 - 17:56
Purpose of CPUID Deterministic Cache Parameters Leaf16
Hello,  Can someone explain the purpose of having two separate cache leaves (leaves 2 and 4) for the cpuid instruction? I ask because on my Intel Xeon 5650 system, the data from leaf 2 does not include any info for the L1 data cache. Is it standard to put this in the info from leaf 4? Please advise ...
Bruce Weaverseg, Março 25th 2013 - 13:49
Sharing a random stream harvest among threads8
Hi, For issues of memory and simplicity, I'd like to share random number stream harvests among threads.  I don't care if, occasionally, a thread gets the 'wrong' or same random number as another thread because the index has not been bumped yet.  That is, the threads would share the index into the ...
n.anastopter, Março 19th 2013 - 6:43
Array of _m128d values as function argument8
Hi,  I have a large loop which executes the following piece of code many times:  ------------------------------------------------------------------------- //input: _m128d U_c00, U_c01, U_c02, U_c10, U_c11, U_c12, U_c20, U_c21, U_c22, psi_c0, psi_c1, psi_c2; //output: _m128d chi_c0, chi_c1, chi_c2; ...

Páginas

Assine o Fóruns

Mais informações

Produtos para desenvolvimento de software