Talleres

Aprenda los conceptos básicos del diseño de la lógica personalizada en la tecnología Intel® FPGA con estos talleres basados en proyectos. Cada taller contiene diapositivas de conferencias, además de varios laboratorios y ejercicios diseñados para nuevos usuarios. Para tener éxito, primero lea o revise el material de la conferencia y, luego, complete los proyectos asociados.

Introducción al diseño de FPGA en el software Intel® Quartus® Prime

Descubra las funciones del software Intel Quartus a través de la creación de diseños simples de FPGA. Aprenda cómo funcionan los FPGA y escriba el código Verilog para implementar su primer proyecto lógico personalizado.

 

Requisitos previos: álgebra booleana, lógica combinatoria, lógica secuencial, codificación básica

 

Descargar materiales Grabación de conferencias

Diseño de FPGA integradas utilizando el procesador Nios® II

Utilice Platform Designer para construir un sistema integrado personalizado mediante el uso de un procesador simple. Escriba software sin formato con el código abierto Eclipse* IDE. Interactúe con un periférico de E/S mediante las funciones de la capa de abstracción de hardware (HAL) de Nios II.

 

Requisitos previos: organización informática, desarrollo de software en C

 

Descargar materiales Grabación de conferencias

Introducción al análisis de la temporización estática de los circuitos digitales

Calcule márgenes de tiempo completando ejercicios con papel y lápiz. Practique la escritura, el análisis y la corrección de restricciones mediante la herramienta de análisis de sincronización dentro del paquete de software Intel Quartus Prime.

 

Requisitos previos: diseño de lógica digital, arquitectura informática

 

Descargar materiales Grabación de conferencias

Introducción a la depuración y simulación de FPGA

Aprenda a simular y depurar diseños digitales. Practique la depuración de sistemas reales mediante las herramientas del paquete de software Intel Quartus Prime, como ModelSim*, SignalTap, System Console, y el editor de sondas y fuentes en el sistema.

 

Requisitos previos: análisis de tiempo

 

Descargar materiales Grabación de conferencias

Introducción a la E/S de alta velocidad

Conozca la importancia de los circuitos transceptores de serializador y deserializador de alta velocidad configurando, ensamblando, simulando y probando su propio canal bidireccional de transceptor.

 

Requisitos previos: diseño de lógica digital, arquitectura informática

 

Nota Para este taller, se requiere hardware de transceptor especializado que no se encuentra en los kits Terasic DE10-Lite, Terasic DE10-Nano ni Terasic DE1-SoC. Recomendamos el uso del kit básico Cyclone® V FPGA GX de Terasic.

 

Comprar el kit básico Cyclone V FPGA GX

Descargar materiales

Introducción al uso de videos

Conozca el hardware VGA para descubrir cómo se almacena, reproduce y formatea un video. Use ese conocimiento para desarrollar un juego simple.

 

Requisitos previos: diseño de lógica digital, arquitectura informática, Verilog o VHDL

 

Descargar materiales

Introducción al uso de memorias

Utilice estructuras de memoria internas y externas para desarrollar un diseño eficaz. Configure, arme y compare RAM de doble puerto en chip, ROM de puerto único y SDRAM externa.

 

Requisitos previos: diseño de lógica digital, arquitectura informática, Verilog o VHDL

 

Descargar materiales

Introducción al diseño de alto nivel 

Aprenda a utilizar derivados C, como la tecnología de software OpenCL™ e Intel® High Level Synthesis Compiler, para describir diseños FPGA sin idiomas de descripción de hardware. Descubra cómo aumentar la productividad a través de la creación de una carga de trabajo cuantiosa en informática mediante el uso del software Intel Quartus, ModelSim y el compilador HLS Intel®.

 

Requisitos previos: diseño de lógica digital, arquitectura informática, codificación en C y C++

 

Descargar materiales

Introducción a la aceleración de FPGA

Aprenda cómo desarrollar e implementar FPGA para la optimización de cargas de trabajo en centros de datos y entornos de nube mediante la pila de aceleración para CPU Intel® Xeon® con FPGA. Practique la escritura de un código de host que se comunique de forma transparente con el acelerador de FPGA mediante el motor de aceleración programable abierto (OPAE).

 

Requisitos previos: codificación en C y C++

 

Descargar materiales