Zona para desarrolladores Intel®:
Software Tuning, Performance Optimization & Platform Monitoring

Anuncios
 
Discussion around topics such as monitoring and software tuning methodologies, Performance Monitoring Unit (PMU) of Intel microprocessors, software characterization, software optimization techniques for performance and power/energy, monitoring CPU core and graphics processors and other system coprocessors as well asimmerging runtime usages for software metering and quality of service.
Intel monitorea este foro de lunes a viernes de 09:00 a 17:00 hora del Pacífico (GMT –7:00). Dependiendo de la cantidad de investigación que debamos hacer para encontrar la respuesta, podríamos demorar uno o dos días en responder.
Tema / Iniciador del temaorden descendente Fecha del envío Respuestas Último envío
Tema regular Different latency in desktop(i7-4770) and xeon(E5-2698) CPU
por kevin h.
Mar, 26/01/2016 - 19:00 0
por kevin h.
Mar, 26/01/2016 - 19:00
Tema popular Different speed with Intel Processor Identification Utility
por shaunm
Sáb, 15/06/2013 - 23:40 18
por shaunm
Vie, 21/06/2013 - 04:57
Tema popular DirectX11: big stalls in the driver of an Intel HD 3000
por DZ
Mié, 09/01/2013 - 03:33 26
por kecoro
Mar, 05/05/2015 - 01:17
Tema regular Disable C6/C7 C-state for core
por futureishere
Vie, 19/06/2015 - 05:45 5
por futureishere
Jue, 25/06/2015 - 01:06
Tema regular Disable self-snoop on Intel CPUs
por le g.
Mar, 20/08/2013 - 23:17 0
por le g.
Mar, 20/08/2013 - 23:17
Tema regular DISABLE turbo boost
por Wei K.
Vie, 12/02/2016 - 06:44 1
por John McCalpin
Vie, 12/02/2016 - 10:50
Tema regular Disabling cache coherancy
por balu.r.0212
Lun, 14/05/2012 - 04:00 2
por balu.r.0212
Mié, 16/05/2012 - 04:28
Tema regular Disabling Hardware Prefetch and Adjacent Cache Line Fetch in Sandy/Ivy Bridge without BIOS Support
por Adam J.
Mié, 31/07/2013 - 14:31 5
por iliyapolak
Mar, 06/08/2013 - 02:31
Tema regular disabling hardware prefetching on Xeon
por ramacn
Dom, 11/03/2012 - 12:49 3
por Patrick Fay (Intel)
Dom, 11/03/2012 - 18:12
Tema regular Disabling instruction cache
por Jog L.
Sáb, 16/01/2016 - 03:19 3
por John McCalpin
Mar, 19/01/2016 - 10:19
Tema regular Disabling Opportunistic Processor Performance for all Cores
por Samuel M.
Mar, 16/04/2013 - 10:16 9
por iliyapolak
Jue, 18/04/2013 - 10:32
Tema regular Disabling PMU counters NMI generation
por Patrick A.
Mar, 05/01/2016 - 00:26 5
por Patrick A.
Lun, 29/02/2016 - 01:04
Tema regular Disabling Prefetching on the i5
por chetreb
Lun, 26/11/2012 - 16:33 12
por Roman Dementiev...
Mié, 24/09/2014 - 23:40
Tema regular Disabling RAPL
por Mustafa K.
Jue, 25/02/2016 - 12:38 1
por John McCalpin
Vie, 26/02/2016 - 09:10
Tema regular Disabling Turbo Boost
por Samuel M.
Lun, 20/05/2013 - 16:04 8
por Sergey Kostrov
Mié, 22/05/2013 - 17:04
Tema regular DMA synchronisation with incoming MWr-TLP
por Pay S.
Lun, 08/02/2016 - 06:55 0
por Pay S.
Lun, 08/02/2016 - 06:55
Tema regular Do intel cpus have options to speed up ipc ?
por Jog L.
Mié, 25/02/2015 - 08:05 2
por iliyapolak
Jue, 26/02/2015 - 22:37
Tema regular Do Older and Newer Intel Chipset Designed Motherboards Contain a Unique Serial Number
por victor6799
Mar, 20/09/2011 - 20:56 6
por Patrick Fay (Intel)
Jue, 22/09/2011 - 05:57
Tema regular Docs on Memory Controller PCI Configuration Space
por Wei W.
Lun, 07/10/2013 - 13:10 10
por iliyapolak
Jue, 10/10/2013 - 09:05
Tema regular Documentation on clock cycles for various Sandy Bridge instructions?
por christian.conve...
Mié, 18/01/2012 - 14:12 1
por Patrick Fay (Intel)
Mié, 18/01/2012 - 17:39
Tema regular Does EIST_TRANS work on Sandy Bridge?
por Alexander Alexeev
Lun, 19/08/2013 - 06:40 7
por Patrick Fay (Intel)
Sáb, 24/08/2013 - 18:07
Tema regular does LLC miss equals memory access ?
por li d.
Vie, 02/08/2013 - 00:28 3
por li d.
Mié, 07/08/2013 - 17:55
Tema regular Does Multiply-Add operations count twice ?
por GHui
Lun, 05/09/2016 - 21:09 10
por John McCalpin
Vie, 09/09/2016 - 11:23
Tema popular Does operating frequency influence cache misses?
por kopcarl
Mié, 26/06/2013 - 22:44 27
por iliyapolak
Vie, 26/07/2013 - 04:00
Tema regular Does the PDE_CACHE_MISS performance counter count misses in the PDPTE & PML4 cache as well?
por Chang Hyun P.
Dom, 29/05/2016 - 20:00 3
por John McCalpin
Mié, 01/06/2016 - 15:09
Nuevas publicaciones
No hay entradas nuevas
Tema candente con entradas nuevas
Tema candente sin entradas nuevas
Tema controversial
Tema bloqueado
Para obtener más información sobre las optimizaciones del compilador, consulte el aviso sobre la optimización.