Zone des développeurs Intel®:
Intel ISA Extensions

Annonces
 

Support for various extensions to the Intel Instruction Set Architecture, including but not limited to:

  • Intel® AVX, which provides the infrastructure and building blocks for delivering the performance required by the growing needs of applications such as financial analysis, media content creation, encoding and encryption, natural resource industry, and High Performance Computing (HPC)
  • Intel® MPX, which provides the infrastructure for software to trap buffer overflow errors before they can be exploited by malware
  • Intel® SHA Extensions, which provide improved performance for applications using the commonly employed Secure Hash Algorithm to obtain greater data integrity, message authentication, digital signatures and data de-duplication
  • Intel® SGX, a security technology designed for developers wanting to protect select application code and data from disclosure or modification
Intel surveille ce forum du lundi au vendredi, de 9h00 à 17h00, heure standard du Pacifique (GMT –7h00). Notre réponse peut prendre un ou deux jours, en fonction des recherches que nous devons réaliser pour trouver la réponse.
Rubrique / Amorce de rubrique Date de publication Réponses Dernière contributiontrier par ordre croissant
Sujet normal _mm_load_ps generates VMOVUPS
par emmanuel.attia
jeu, 26/09/2013 - 05:33 4
par iliyapolak
jeu, 26/09/2013 - 07:21
Sujet normal Intel® Software Development Emulator, Release 6.7
par Ady Tal (Intel)
mar, 24/09/2013 - 06:35 1
par iliyapolak
mar, 24/09/2013 - 11:42
Sujet normal what micro-operations (uops) instruction decoded?
par zhangxiuxia
mer, 18/05/2011 - 07:33 3
par iliyapolak
lun, 23/09/2013 - 07:24
Sujet chaud AVX-512 expectations
par c0d1f1ed
ven, 26/07/2013 - 23:24 29
par iliyapolak
dim, 22/09/2013 - 23:14
Sujet normal Unable to ative the SSE nstruction set byadding compile flag “march=native” in gcc
par Chenjie Y.
sam, 31/08/2013 - 03:25 7
par Sergey Kostrov
dim, 22/09/2013 - 22:34
Sujet normal Is Haswell's new transactional memory 'TSX' actually slower than locking?
par Elmar
jeu, 29/08/2013 - 09:28 6
par jimdempseyatthecove
ven, 06/09/2013 - 06:01
Sujet normal Why weren't PINSR* instructions extended to 256-bits in AVX2
par perfwise
mar, 27/08/2013 - 20:24 3
par perfwise
ven, 30/08/2013 - 06:06
Sujet normal Question/Advice on PERMD and PERMPS..
par perfwise
mar, 27/08/2013 - 06:19 0
par perfwise
mar, 27/08/2013 - 06:19
Sujet normal monitor/mwait performance differs in different memory addresses
par Hamid b.
jeu, 11/07/2013 - 08:40 7
par iliyapolak
jeu, 01/08/2013 - 10:33
Sujet normal Typing errors in xmm_func.h header file for _mm_prefetch intrinsic function
par Sergey Kostrov
mar, 30/07/2013 - 17:51 1
par Sergey Kostrov
mar, 30/07/2013 - 17:53
Sujet normal intrinsic for CPUID like informations
par bp
ven, 19/07/2013 - 21:09 12
par Sergey Kostrov
lun, 29/07/2013 - 23:08
Sujet chaud Haswell GFLOPS (Page: 1, 2)
par caosun
mer, 26/06/2013 - 02:42 71
par perfwise
lun, 29/07/2013 - 05:46
Sujet normal SSE2 vectorized code seems to run slower than non-vectorized code
par (name withheld)
jeu, 11/07/2013 - 08:05 12
par iliyapolak
dim, 28/07/2013 - 02:40
Sujet chaud Question about example on Optimization manual---AVX mask move to avoid branch penalty
par Deyang Gu
mar, 25/06/2013 - 11:07 31
par jimdempseyatthecove
sam, 27/07/2013 - 06:53
Sujet normal Detailed idata.txt
par Antonio O.
jeu, 25/07/2013 - 14:15 2
par Antonio O.
ven, 26/07/2013 - 02:19
Sujet normal Instruction set extensions programming reference, revision 15
par Mark Charney (Intel)
mar, 23/07/2013 - 10:45 0
par Mark Charney (Intel)
mar, 23/07/2013 - 10:45
Sujet normal Intel® Software Development Emulator, Release 6.1
par Mark Charney (Intel)
mar, 23/07/2013 - 10:09 0
par Mark Charney (Intel)
mar, 23/07/2013 - 10:09
Sujet chaud SSE4 Register-Handling
par adrian s.
mer, 10/07/2013 - 07:58 21
par Sergey Kostrov
jeu, 18/07/2013 - 18:38
Sujet normal Almost-unit-stride stores
par Fabio L.
lun, 01/07/2013 - 09:21 3
par jimdempseyatthecove
jeu, 18/07/2013 - 07:40
Sujet normal simple question about avx instructions.
par Roberto O.
lun, 15/07/2013 - 06:42 1
par Tim P.
lun, 15/07/2013 - 08:42
Sujet chaud To use FPU
par GHui
ven, 28/06/2013 - 02:13 23
par GHui
jeu, 11/07/2013 - 09:27
Sujet chaud IPP causes invalid opcode exception at h9_ippsFFTGetSize_C_32fc
par Beni F.
mar, 25/06/2013 - 06:17 29
par Beni F.
jeu, 27/06/2013 - 10:02
Sujet normal Why the restricted transaction has conflict abort even run a single thread?
par zhaoguo w.
lun, 24/06/2013 - 05:45 12
par Roman Dementiev...
mar, 25/06/2013 - 07:17
Sujet normal Capacity abort when using RTM provided by haswell
par zhaoguo w.
sam, 15/06/2013 - 01:59 4
par Roman Dementiev...
mar, 25/06/2013 - 03:48
Sujet normal Looking for smartest way to insert a DWORD into AVX register
par Elmar
jeu, 20/06/2013 - 05:39 8
par andysem
mar, 25/06/2013 - 00:30
Nouvelles publications
Aucun nouveau message
Sujet brûlant avec de nouvelles contributions
Sujet brûlant sans nouvelles contributions
Sujet persistant
Sujet verrouillé
Reportez-vous à notre Notice d'optimisation pour plus d'informations sur les choix et l'optimisation des performances dans les produits logiciels Intel.