Intel® Developer Zone:
Intel ISA Extensions

Anúncios
 

Support for various extensions to the Intel Instruction Set Architecture, including but not limited to:

  • Intel® AVX, which provides the infrastructure and building blocks for delivering the performance required by the growing needs of applications such as financial analysis, media content creation, encoding and encryption, natural resource industry, and High Performance Computing (HPC)
  • Intel® MPX, which provides the infrastructure for software to trap buffer overflow errors before they can be exploited by malware
  • Intel® SHA Extensions, which provide improved performance for applications using the commonly employed Secure Hash Algorithm to obtain greater data integrity, message authentication, digital signatures and data de-duplication
  • Intel® SGX forum support has been moved to a new location
This is a peer forum for developers using Intel® technology. Response times vary depending on the complexity of your issue.
Private messages can only be initiated by Intel employees and members of the Intel® Black Belt Developer program.
Tópico / Iniciador de tópicoordem decrescente Data de publicação Respostas Último post
Tópico normal bit interleave instruction
por torusle
sab, 17/05/2008 - 16:33 9
por sirrida
qua, 04/07/2012 - 04:37
Tópico normal Black screen after booting up? Intel® HD Graphics 2500
por Private p.
qui, 04/10/2012 - 14:12 0
por Private p.
qui, 04/10/2012 - 14:12
Tópicos mais recentes Bloated Instruction counts in SDE as compared with that from HW PMC 0xC0
por perfwise
qua, 02/10/2013 - 06:56 18
por perfwise
dom, 03/11/2013 - 07:43
Tópico normal Blocks in mix output truncated at 70 instructions..
por perfwise
sab, 13/03/2010 - 21:18 5
por Mark Charney (Intel)
sab, 13/03/2010 - 21:18
Tópico normal Blog on Haswell NI (has some pictures)
por Mark Buxton (Intel)
seg, 13/06/2011 - 12:42 7
por bronxzv
qua, 08/02/2012 - 06:44
Tópico normal Blog post about various routes to AVX vectorisation
por walkingrandomly
sab, 25/08/2012 - 11:58 0
por walkingrandomly
sab, 25/08/2012 - 11:58
Tópico normal BMI support in Skylake
por bronxzv
ter, 18/08/2015 - 01:41 11
por jimdempseyatthecove
sex, 28/08/2015 - 08:15
Tópico normal BNDLDX/BNDSTX, BNDSTATUS error = 2, expected behavior?
por c_43
sex, 25/07/2014 - 00:23 3
por MICHAEL B. (Intel)
qua, 30/07/2014 - 23:56
Tópico normal Broken links for MPX GCC version on the Intel server?
por c_43
seg, 02/06/2014 - 09:15 3
por c_43
sex, 10/10/2014 - 06:40
Tópico normal Bug in SDE emulation of AVX-512 _mm512_permutevar_ps() ?
por Romain D.
qua, 30/04/2014 - 01:08 1
por Romain D.
qua, 30/04/2014 - 01:27
Tópico normal Bug on elision lock
por Fábio A.
qui, 11/08/2016 - 19:32 2
por Roman Dementiev...
sex, 12/08/2016 - 04:17
Tópico normal BUG: Poor hybrid SSE/AVX code generated
por emmanuel.attia
qua, 23/04/2014 - 05:37 7
por emmanuel.attia
ter, 06/05/2014 - 05:51
Tópicos mais recentes Bugs in Intrinsics Guide (Page: 1, 2, 3, 4)
por andysem
qua, 30/01/2013 - 00:24 154
por andysem
sex, 17/11/2017 - 03:40
Tópico normal Bus Error
por srimks
qui, 18/06/2009 - 02:39 3
por srimks
qui, 18/06/2009 - 05:25
Tópico normal C++ runtime use SSE/SSE2
por Anatoly K.
dom, 16/07/2017 - 05:04 0
por Anatoly K.
dom, 16/07/2017 - 05:04
Tópico normal C++-implementation of the Larrabee new instructions
por Thomas Willhalm...
sex, 03/04/2009 - 02:48 5
por Thomas Willhalm...
sex, 03/04/2009 - 02:48
Tópico normal C-State Configuration
por rdmsr64
qui, 12/05/2011 - 04:49 0
por rdmsr64
qui, 12/05/2011 - 04:49
Tópico normal cache adressed
por Rafał B.
sex, 24/03/2017 - 18:11 1
por gaston-hillar
dom, 02/04/2017 - 20:17
Tópico normal Cache and _mm_prefetch
por Christian M.
dom, 10/05/2015 - 04:10 5
por Vladimir Sedach
qua, 13/05/2015 - 02:45
Tópico normal Cache L1 , L2 , L3 ?
por Rafał B.
ter, 07/03/2017 - 10:59 3
por gaston-hillar
dom, 02/04/2017 - 19:58
Tópico normal Cache Line Question
por chang-li
ter, 29/01/2013 - 20:58 1
por Sergey Kostrov
ter, 29/01/2013 - 21:16
Tópico normal Cache memory
por prakasht
sab, 25/09/2010 - 19:21 1
por Tim P.
seg, 27/09/2010 - 05:46
Tópico normal Cache Optimization
por xift
qui, 06/05/2010 - 03:48 8
por Thomas Willhalm...
qui, 06/05/2010 - 03:48
Tópico normal Calculate Miss rate of L2 cache given global and L1 miss rates
por Papote J.
dom, 07/05/2017 - 12:54 0
por Papote J.
dom, 07/05/2017 - 12:54
Tópico normal Calculation of Cycles Per Instruction (CPI) for Intel processors.
por anandcta1234
qua, 01/06/2011 - 08:24 4
por magicfoot
qua, 01/06/2011 - 08:24
Novas mensagens
Sem novos posts
Tópico "quente" com novos posts
Tópico "quente" sem novos posts
Tópico relevado
Tópico bloqueado
Para obter mais informações sobre otimizações de compiladores, consulte Aviso sobre otimizações.