Intel® Developer Zone:
Software Tuning, Performance Optimization & Platform Monitoring

Anúncios
 
Discussion around topics such as monitoring and software tuning methodologies, Performance Monitoring Unit (PMU) of Intel microprocessors, software characterization, software optimization techniques for performance and power/energy, monitoring CPU core and graphics processors and other system coprocessors as well asimmerging runtime usages for software metering and quality of service.
This is a peer forum for developers using Intel® technology. Response times vary depending on the complexity of your issue.
Private messages can only be initiated by Intel employees and members of the Intel® Black Belt Developer program.
Tópico / Iniciador de tópico Data de publicação Respostas Último postordem crescente
Tópico normal MCDRAM and DDR4 Performance Counter Xeon Phi
por Chetan Arvind Patil
qui, 18/01/2018 - 10:45 5
por Chetan Arvind Patil
sex, 19/01/2018 - 12:52
Tópico normal FPGA sending Interrupts to CPU
por Stojkov, Nikola
sex, 19/01/2018 - 05:56 0
por Stojkov, Nikola
sex, 19/01/2018 - 05:56
Tópico normal How does the performance counter of a logical cpu collect the prefetcher-related event with hyperthreading enabled?
por hiratz s.
sab, 13/01/2018 - 18:00 6
por hiratz s.
qui, 18/01/2018 - 16:52
Tópico normal Is there an energy profiling tool to monitor CPU power consumption on Linux?
por Iulia S.
sab, 02/12/2017 - 13:46 14
por Iulia S.
qui, 18/01/2018 - 08:41
Tópico normal memory bandwidth measurements for Quad-Core Intel® Atom™ E3845
por vu, yogesh
qui, 18/01/2018 - 08:25 0
por vu, yogesh
qui, 18/01/2018 - 08:25
Tópico normal Accessing uncore_qpi in Intel E5-4610 V2
por dhumal, akshay
qui, 04/01/2018 - 19:59 9
por McCalpin, John
qua, 17/01/2018 - 10:30
Tópico normal Calculating Memory Bandwidth using perfmon2
por Shuja-ur-Rehman B.
qui, 14/04/2016 - 03:44 1
por dhumal, akshay
seg, 15/01/2018 - 03:15
Tópico normal Accessing Uncore performance counters
por Priyadarshi
sex, 19/10/2012 - 14:44 8
por dhumal, akshay
seg, 15/01/2018 - 03:06
Tópico normal AES NI performance optimization
por r, rani
qui, 11/01/2018 - 02:38 0
por r, rani
qui, 11/01/2018 - 02:38
Tópico normal Xeon D1541 is losing PCIe packets
por mei, guodong
ter, 09/01/2018 - 17:25 0
por mei, guodong
ter, 09/01/2018 - 17:25
Tópicos mais recentes temporary pcie bandwidth drops on Haswell-v3
por Friedhelm S.
ter, 24/11/2015 - 04:34 23
por mei, guodong
ter, 09/01/2018 - 16:46
Tópico normal What is IO directory cache(IODC) used for?
por AARONMJ L.
ter, 02/01/2018 - 20:57 0
por AARONMJ L.
ter, 02/01/2018 - 20:57
Tópico normal Why these BIOS options will impact RDMA performance
por AARONMJ L.
ter, 26/12/2017 - 18:51 0
por AARONMJ L.
ter, 26/12/2017 - 18:51
Tópicos mais recentes Haswell L2 cache bandwidth to L1 (64 bytes/cycle)?
por Stephen
sex, 03/10/2014 - 11:29 27
por McCalpin, John
dom, 24/12/2017 - 12:53
Tópico normal PrefetchT0
por Madhav A.
qua, 29/01/2014 - 11:11 9
por Travis D.
dom, 24/12/2017 - 11:11
Tópico normal TLB Miss or Fill event
por Kelvin C.
ter, 19/12/2017 - 00:21 0
por Kelvin C.
ter, 19/12/2017 - 00:21
Tópico normal What hardware is making my consecutive loop times slow?
por Franks, Brandon
qui, 14/12/2017 - 06:50 1
por Travis D.
seg, 18/12/2017 - 22:18
Tópico normal What is the replacement policy of L2 and L3 on BroadWell CPU?
por Zeke W.
qui, 14/12/2017 - 01:15 2
por Travis D.
seg, 18/12/2017 - 22:11
Tópico normal DMA scans with I/OAT have inconsistent results
por Timo D.
ter, 05/12/2017 - 04:41 2
por Timo D.
qua, 13/12/2017 - 01:01
Tópico normal Broadwell dual-socket core labels?
por Clay B.
ter, 05/12/2017 - 16:21 3
por McCalpin, John
qui, 07/12/2017 - 08:28
Tópicos mais recentes HowTo MSR for Turbo Ratios ?
por CyrIng
qui, 09/01/2014 - 10:33 42
por CyrIng
sex, 01/12/2017 - 16:00
Tópico normal Hide DRAM latency with concurrent access
por Vaclav L.
qui, 30/11/2017 - 15:41 1
por McCalpin, John
sex, 01/12/2017 - 07:37
Tópico normal PEBS sample context
por rp
qui, 30/11/2017 - 12:48 0
por rp
qui, 30/11/2017 - 12:48
Tópico normal move_pages() flush TLB once or multiple times?
por kai w.
qui, 30/11/2017 - 00:37 0
por kai w.
qui, 30/11/2017 - 00:37
Tópico normal Why should data be aligned to 16 bytes for SSE instructions?
por Member, Forum
seg, 27/11/2017 - 17:36 4
por Tim P.
ter, 28/11/2017 - 15:19
Novas mensagens
Sem novos posts
Tópico "quente" com novos posts
Tópico "quente" sem novos posts
Tópico relevado
Tópico bloqueado
Para obter mais informações sobre otimizações de compiladores, consulte Aviso sobre otimizações.