Intel® Developer Zone:

Comunidade de desenvolvedores de virtualização Intel®

Desenvolvedor, aproveite as vantagens do Intel® VT. Entre em contato com nossos blogueiros no fórum e diga-nos o que é importante para você. Informe-nos o que você tem conseguido e que oportunidades nós devemos disponibilizar para que este site e as ferramentas dele sejam mais úteis para as suas necessidades.

  • Para começar
    • Tecnologias inteligentes de enfileiramento para virtualização Novas adições e o que ainda é relevante
    • Base de virtualização Novo
    • Glossário de tecnologias de virtualização
    • Modelos de uso de virtualização
    • Tutorial: Criar uma máquina virtual em VMware*
    • Por que os fornecedores de software precisam se preocupar com a virtualização
    • Tecnologia de virtualização Intel® para E/S direcionada (VT-d): Melhorando as plataformas Intel para a virtualização eficiente de dispositivos de E/S

    • Algumas siglas úteis

      ATA Application Targeted Accelerators (Aceleradores direcionados a aplicativos)
      BMC Baseboard management Controller (controlador de gerenciamento de baseboard)
      Boxboro Plataforma do Nehalem EX (processador Intel® Xeon® série 7500 e Tukwilla)
      DCM Data Center Manager (Gerenciador de data centers)
      EP Efficient Performance (desempenho eficiente)
      EPT Extended Page Tables (Tabelas de páginas estendidas)
      ESI Enterprise Southbridge Interface (Interface Enterprise Southbridge)
      EX Expandable Server (servidor expansível)
      FBD Fully Buffered DIMM (DIMM com buffer completo)
      GT/s Giga transferências por segundo
      HA Agente interno ("Home Agent") em sistemas baseados em QPI
      ICH IO controller hub (hub controlador de E/S)
      IMC Integrated Memory Controller (controlador integrado de memória)
      IOH IO hub (hub de E/S)
      L1, L2 Respectivamente, os caches de primeiro e segundo níveis
      LA Land Grid Array (um tipo de encapsulamento de chip)
      LLC Cache de último nível ("Last Level Cache") (em cada chip) ou cache de maior latência ("Longest Latency Cache")
      MC Missão crítica ("Mission Critical") ou Multi-core
      MC Memory controller (controlador de memória)
      ME Manageability engine (mecanismo de gerenciamento)
      NM Node Manger (gerenciador de nós)
      NUMA Non-uniform Memory Access (acesso de memória não uniforme)
      OEM Original Equipment Manufacturer (fabricante original do equipamento)
      PCI Peripheral Component Interface (especificação)
      QPI Quick Path Interconnect (links ponto a ponto)
      RAS Reliability, Availability, Serviceability (Confiabilidade, Disponibilidade, Capacidade de serviço)
      RMCP Remote Monitoring and Control Protocol (Protocolo de controle e monitoramento remoto)
      SCTP Stream Control Transmission Protocol (Protocolo de transmissão e controle de fluxo)
      SDDC Single Device Data Correction (Correção de dados de um único dispositivo)
      SKU Stock Keeping Unit (Unidade de manutenção de estoque (variante de produto))
      SMB Scalable Memory Buffer (Buffer de memória escalonável)
      SMB SMBus System Management Bus (Barramento de gerenciamento do sistema)
      SMI Scalable Memory Interface (Interface de memória escalonável)
      Threads SMT Simultaneous Multi-threading Threads (Threads de multithread simultâneo) ou CPUs de hardware em cada núcleo ou core (2 se habilitado, 1 se não habilitado)
      SSExy geração xy de instruções vetoriais (extensões SIMD de streaming)
      TDP Thermal Design Power (Potência térmica do design)
      TPM Trusted Platform Module (Módulo de plataforma confiável)
      TPV Third Party Vendor (Fornecedor terceirizado)
      Turbo Tecnologia que permite o funcionamento de um ou mais cores (núcleos) em frequência mais alta
      TXT Trusted Execution Technology (Tecnologia de funcionamento confiável)
      Tylersburg Plataforma do Nehalem EP (Processador Intel® Xeon® série 5500) e Westmere EP (Processador Intel® Xeon® série 5600)
Nenhum conteúdo foi encontrado
Assine o Artigos do Espaço do desenvolvedor Intel
Nenhum conteúdo foi encontrado
Assine o Blogs do Intel® Developer Zone
Trouble handling host code programming errors via exceptions
Por Yogi D.1
Hi.  I am writing a small OS-agnostic hypervisor as a teaching tool for my students.  The hypervisor code is loaded by the code I embed in a custom MBR on the boot device when the system boots.  The hypervisor code switches to 32-bit proceted mode and then IA32e (64-bit mode, paged with identity mapping of linear -- physical addresses).  It then sets up the 64-bit exception handling mechanism and tests of this exception handling mechanism are successful (CPL and DPL are 0 so no stack switching is expected).  E.g., divide by 0, and page faults are handled as expected. Next, an IA32e mode guest is launched.  The guest has its own paging tables (these are not identity mapped).  The guest handles exceptions and interrutps by itself (i.e., it has a different IDT than the host, and the exception bitmap control is set to 0).  All this is working.  External interrupts, exceptions, memory accesses, access to I/O devices is working well int he guest.  The guest exits to the host because of va...
Can we use Virtual Services in all Groups across the Software Development Life Cycle?
Por David K.0
With the help of Virtual Services, we can start of the software development life cycle. But I have one question in mind can we follow in all Development like Custom, Website and Mobile Application Development?
where to get intel hd graphics driver for win 8
Por icm k.1
how to intel hd graphic driver for core 2 duo processoer with win 8 os. Regards, Icmkarthi,          packers and movers in delhi  
Which Intel processor supports the new virtualization controls?
Por prism17293
I am looking for some information on what processor supports new virtualization features. Specifically, I am interested in the following features: The numbers in paranthesis denote the bit position in the secondary processor execution controls - 1. EPT-violation #VE (18) 2. VMCS shadowing (14) 3. Enable VM functions (13) 4. Virtual interrupt delivery (9) 5. Apic register virtualization (8) I have a sandybridge (cpuid leaf1 returns family 0x6, model 0xa, stepping id 0x7) and it does not support the above features. Does anyone know of a current/future cpu that supports these features? Any help is appreciated. Thank you.
Question on VMentry Checks
Por prism17291
During vmlaunch/vmresume, several checks are performed on the guest state area.  I was wondering if anyone else had noticed that Guest RSP field is never checked for a non-canonical address. The virtualization spec talks about such checks for Guest RIP or GDTR or IDTR. I was wondering why this check was not done for the Guest RSP?
Handling VMExit reason 3 (INIT signal received)
Por Yogi D.1
Hi.  I am writing a small OS-agnostic hypervisor as a teaching tool for my students.  The hypervisor code is loaded by the code I embed in a custom MBR on the boot device when the system boots.  The hypervisor code switches to 32-bit proected mode and then IA32e (64-bit mode).  It then sets up the hypevisor, EPT to protect the hypervisor from the guests, and launches a 16-bit "unrestricted" big real-mode (or unreal mode) guest.  All this is working perfectly.  The guest can make BIOS calls.  The hypervisor writes directly to the video buffer in order to provide debugging/status info.  The hypervisor is setup to VMexit minimally (e.g., I/O, APIC, MSRs, etc. are not monitored -- yet).  When the real-mode guest causes EPT violations, issues CPUID, etc. these cause VMExits as expected and the hypervisor handles them and resumes the guests. When the 16-bit guest issues an INIT IPI to itself using the APIC, I run into an infinite VMExit situation that my hypervisor cannot seem to recover ...
Forever Body Transformation Reviews Released by Tyler Tsujimoto and Candice Sadler
Por Tyler T.0
There is additionally an e-book which food the entirety Forever Body Transformation review, and with the aim of indicates you will certainly recognize I beg your pardon? To expect and exactly how to stipulate your very own goals. Using their Forever Body Transformation Plan, they will expound recently I beg your pardon? Dishes is really Pro-FBT and specifically I beg your pardon? Foods are normally Anti-FBT and the instrument to sustain your metabolic value operating in ideal degrees. And additionally the wonderful feature pertaining toForever Body Transformation is the actuality with the aim of it comes having a 60 days 100 % money back ensure assure, so you possibly will test it away instead of a few kind of complete sixty days and additionally return this in issue it is not in point of fact instead of you personally. Forever Body Transformation is a emphasis loss list with the aim of might aid folks who are having problems of being round. That imply with the aim of every time a a...
How to identify processors with EPT accessed/dirty bits
Por Tracy Camp1
I'm aware that software can check the IA32_VMX_EPT_VPID_CAP MSR to determine if the EPT table supports access and dirty bits...  However I would like to know how to identify a processor before I've purchased it that has this support. This is a common frustration I have with Intel parts - minor features vary quite a bit and don't seem to necissarily 'stick' in a linear progression of CPUID values due to various market differentiations.  Most of the time it doesn't matter too much, since most features are just an optimization for something that doesn't need to be implemented in software, however in this particular case, I'm not sure how to 'emulate' the lack of an accessed and dirty bit in the EPT tables of earlier EPT implementations in software.
Assine o Fóruns
Nenhum conteúdo foi encontrado

Ouvir o webinar mais recente

Contribuidores do fórum

David Ott: Como engenheiro sênior de software do Grupo de Soluções de Software da Intel, o trabalho de David se concentra nos vários aspectos da computação corporativa, inclusive virtualização, eficiência do consumo de energia e segurança. David tem pós graduação e doutorado em Ciência da Computação pela Universidade da Carolina do Norte em Chapel Hill.

Hussam Mousa é engenheiro de software e trabalho no SOTC (System Optimization Technology Center - Centro tecnológico de otimização de sistemas) da Intel. Ele trabalha em análise de desempenho de virtualização, com ênfase em desempenho de E/S para aplicativos corporativos. Ele tem vários artigos publicados sobre análise de desempenho. Ele fez pós graduação na Universidade da Califórnia Santa Bárbara em 2010, e acabou o bacharelado em Ciência da Computação na Universidade Americana do Cairo em 2002. Ele começou a trabalhar na Intel em 2007.

Karthik Narayanan é engenheiro de software na Intel e trabalha com aplicativos corporativos e de gerenciamento, clusters e computação de alta disponibilidade sob demanda, nativa e virtualizada. Ele trabalha há mais de 4 anos na Intel e sua experiência prévia foi obtida em empresas de Nova Iorque e da Índia. Karthik obteve o bacharelado em engenharia na Universidade de Madras, Índia e o mestrado em Ciência da Computação na Universidade de Toledo.