Расширения ISA

Архитектура набора команд Intel (ISA) продолжает развиваться, наращивать функциональность и возможности пользователей, создавая основу для успешного взаимодействия отраслевых технологий.

INTEL® AVX

Intel® Advanced Vector Extensions (Intel® AVX)

Среди различных сегментов отрасли продолжает расти необходимость в более высоких вычислительных мощностях. Для удовлетворения растущего спроса и развития моделей применения, мы продолжаем разрабатывать инновационные решения и представляем в нашей современной продукции набор Intel® Advanced Vector Extensions (Intel® AVX).

Intel® AVX — это новый набор 256-битных команд для Intel® SSE, предназначенный для приложений, интенсивно использующих операции с плавающей запятой. Он был выпущен в начале 2011 года как часть семейства процессоров Intel® Core™ второго поколения и используется для различных платформ — от ноутбуков до серверов. Intel AVX повышает производительность благодаря более широким векторам, новому расширенному синтаксису и богатой функциональности. Расширения Intel AVX2 были выпущены в 2013 году вместе с семейством процессоровIntel® Core™ четвертого поколения, что позволило расширить возможности векторной обработки данных с плавающей запятой и доменов целочисленных значений. Это также обеспечивает повышенную производительность и более эффективное управление данными и приложениями общего назначения, например для обработки изображений, аудио/видео, научных имитаций, финансового анализа, трехмерного моделирования и анализа.

 

Intel® Advanced Vector Extensions 512 (Intel® AVX-512)

В будущем некоторые новые продукты будут иметь значительную поддержку 512-битной версии SIMD. Программы смогут упаковывать числа с плавающей запятой с удвоенной восьмикратной или единичной шестнадцатикратной степенью точности в рамках 512-битных векторов, а также восьми 64-битных и шестнадцати 32-разрядных целых чисел. Это позволяет удвоить обработку элементов данных, которые могут быть выполнены IntelAVX/AVX2 с помощью одной команды, и в четыре раза увеличить возможности Intel SSE.

Команды Intel AVX-512 очень важны, так как они открывают новые возможности повышения производительности для самых требовательных вычислительных задач. Команды Intel AVX-512 предлагают наивысшую степень поддержки компилятора, включая беспрецедентный уровень разнообразия дизайна возможностей команд.

Команды Intel AVX-512 содержат 32-векторные регистры с шириной 512 бит и восемь специальных регистров маскирования. Intel AVX-512 представляет собой гибкий набор команд, включающий в себя поддержку широковещательного, встраиваемого маскирования для прогнозирования, встроенного управления команд округления данных с плавающей запятой, содержит встроенные функции подавления ошибок операций с плавающей запятой, инструкции разброса, высокоскоростные математические команды и компактное представление больших перемещаемых значений.

Intel AVX-512 имеет уровень совместимости с командами Intel AVX, которые надежнее предшествующих характеристик перехода к новым параметрам для операций SIMD. В отличие от Intel SSE и Intel AVX, которые не могут использоваться совместно без потерь производительности, совместное использование команд Intel AVX и Intel AVX-512 поддерживается без каких-либо негативных последствий. Регистры Intel AVX YMM0–YMM15 назначаются для регистров Intel AVX-512 ZMM0–ZMM15 (в режиме x86-64) подобно тому, как регистры Intel SSE назначаются для регистров Intel AVX. Поэтому в процессорах с поддержкой команд Intel AVX-512, команды Intel AVX и Intel AVX2 работают с меньшим числом битов (128 или 256) первых 16 регистров ZMM.

Дополнительную информацию о командах Intel AVX-512 см. в блоге «AVX-512 Instructions» (Команды AVX-512). Описание команд представлено в справочнике программиста по набору команд для Intel® Architecture (см. вкладку «Начать» на этой странице).

Смотреть все

Big Datasets from Small Experiments
Brain Development Simulation, 300x Faster
Fast Computation of Adler32 Checksums Adler32 is a common checksum used for checking the integrity of data in applications such as zlib*, a popular compression library. In this paper we show how the vector processing capabilities of Intel® Architecture Processors can be exploited to efficiently compute the Adler32 checksum.
Intel and Facebook* Collaborate to Boost Caffe2 Performance on Intel CPU’s                             By Andres Rodriguez and Niveditha Sundaram
Benefits of Intel® Optimized Caffe* in comparison with BVLC Caffe* Overview  This article introduces Berkeley Vision and Learning Center (BVLC) Caffe* and  a custom version of Caffe*, Intel® Optimized Caffe*. We explain why and how Intel® Optimized Caffe* performs efficiently on Intel® Architecture via Intel® VTune™ Amplifier and the time profiling option of...
How to use the MPI-3 Shared Memory in Intel® Xeon Phi™ Processors Code Sample included: Learn how to use MPI-3 shared memory feature using the corresponding APIs on the Intel® Xeon Phi™ processor.
Intel® Math Kernel Library for Deep Neural Networks: Part 2 – Code Build and Walkthrough Learn how to configure the Eclipse* IDE to build the C++ code sample, along with a code walkthrough based on the AlexNet deep learning topology for AI applications.
Intel® Math Kernal Library for Deep Learning Networks: Part 1–Overview and Installation Learn how to install and build the library components of the Intel MKL for Deep Neural Networks.
Recipe: Building and Running MILC on Intel® Xeon® Processors and Intel® Xeon Phi™ Processors MILC software represents a set of codes written by the MIMD Lattice Computation collaboration used to study quantum chromodynamics, the theory of the strong interactions of subatomic physics. This article provides instructions for code access, build, and run directions for the “ks_imp_rhmc”...
Intel® Xeon Phi™ Processor 7200 Family Memory Management Optimizations This paper examines software performance optimization for an implementation of a non-library version of DGEMM executing on the Intel® Xeon Phi™ processor (code-named Knights Landing, with acronym KNL) running the Linux* Operating System (OS).