视频

采访英特尔® 现代代码开发人员挑战赛特等奖获得者 Mathieu Gravey

Mathieu Gravey 介绍了他的英特尔® 现代代码开发人员挑战赛参赛之旅,以及获得奖品 — CERN openlab 实习机会的喜悦。 在参赛过程中,他将现代代码和基于英特尔至强处理器的并行计算应用于优化大脑模拟代码,并将其性能提升了高达 32,000%。 对于此次实习,他希望与世界顶尖的研究科学家合作实现生物和信息系统的融合。

作者: tianhui s. 最后更新时间: 2016/10/20 - 16:19
博客

在国际超级计算大会 (ISC) 上启动代码现代化

请观看对 Scott Apeland(英特尔开发人员计划总监)的视频采访,了解有关在德国法兰克福举办的国际超级计算大会 (ISC) 上启动

作者: Mike P. (Intel) 最后更新时间: 2016/05/20 - 16:39
Article

采用 Linux* Containers 的单根输入/输出虚拟化 (SR-IOV)

This paper is a result of a joint CERN openlab-Intel research activity with the aim to investigate whether Linux Containers can be used together with SR-IOV in conjunction and complementary to the existing virtualization infrastructure in the CERN Data Centre. This solution could be potentially applied to the storage nodes, which are principally used for Input/Output operations, while keeping the...
作者: Marco Righini (Intel) 最后更新时间: 2016/05/20 - 16:39
Article

使用英特尔® 软件开发仿真器(英特尔® SDE)计算 “FLOP”

目的

作为分析指标和/或基于性能指标评测目的,浮点运算 (FLOP) 速度广泛运用于高性能计算 (HPC) 社区。 许多 HPC 贡献者(比如戈登·贝尔)要求提交应用时注明 FLOP 速度。

本文所述的方法不依赖于性能监控单元 (PMU) 事件/计数器。 它是一种使用英特尔® SDE 评估 FLOP 的替代性软件方法。

作者: Karthik Raman (Intel) 最后更新时间: 2016/05/04 - 02:48
视频

第 2.1 集 — MIC 架构的目标

在第 2.1 集视频中,我们将介绍基于英特尔集成众核(或 MIC)架构的英特尔至强融核协处理器,以及硬件实施的几点特性。

目录:
00:28 - MIC 架构概述
01:18 - 英特尔至强融核协处理器概述
02:00 - 至强产品家族性能

作者: Jiahui S. (Intel) 最后更新时间: 2016/04/07 - 16:38
博客

视频 - 借助英特尔至强融核协处理器实现并行编程

Colfax International 最近发布了下列一组关于英特尔(R) 至强融核(TM) 协处理器的视频。

作者: Mike P. (Intel) 最后更新时间: 2016/04/01 - 08:38
博客

视频 - 借助英特尔至强融核协处理器实现并行编程和优化

下面是 Colfax International 发布的一组关于借助英特尔(R) 至强融核(TM) 协处理器实现并行编程和优化的视频。

作者: Mike P. (Intel) 最后更新时间: 2016/04/01 - 08:38
有关编译器优化的更完整信息,请参阅优化通知